ICDロゴ

LPC (Low Pin Count)

【エル・ピー・シー】

最終更新日: 2002/04/14

 PCにおいて、オンボードの半導体デバイス同士を相互接続するための拡張バス規格の1つ。1997年にIntelがリビジョン1.0の仕様を策定した。LPCは、ISA対応デバイスのようなレガシー・デバイスを追放する一環として導入されている。コスト削減のため、信号線(信号ピン)の数を最低7本、オプションを含めても13本と少なく抑えているのが特徴で、Low Pin Countという名前の由来になっている。

 1990年代のPCでは、シリアル・ポートやパラレル・ポートといったI/Oデバイスは「スーパーI/Oチップ」と呼ばれるコントローラ・チップに集積され、PCのマザーボード上に実装されていた。このスーパーI/Oチップは、X-busというISAバスのサブセットの拡張バスによりチップセットと接続されていたが、そのためにチップセットにはPCI-ISAブリッジも実装する必要があった。しかし、ISAバスがレガシー・デバイスとして排除される方向にあったため、PCI-ISAブリッジもまたPCから取り除かれるべき存在であった。しかし、スーパーI/Oチップが備える機能はPCにとって重要であり、簡単には排除できない。

 そこでレガシー・デバイスの追放を推進するIntelは、X-busの代わりにPCIと親和性の高い第3の拡張バス規格を策定し、スーパーI/Oチップの接続先をX-busからそのバスへ移行することにした。このバス規格がLPCである。これによりX-busは不要になり、もしISAスロットが必要なければPCI-ISAブリッジもPCから排除できるようになった。

 LPCの信号線は、その数が少ないだけではなく、PCIバスから多くの信号を流用しているため、LPCのバスを制御するのに必要な回路もPCI側から流用できる。それだけコストを抑えることができる。

 また、従来のX-busと同じタイプのバス転送サイクルを設けることで、スーパーI/OチップがX-busからLPCへ仕様変更するのが容易になるような工夫も施されている。そのほか、X-busでは仕様上メモリ空間が最大16Mbytesに制限されていたが、LPCでは32bitバスのPCIと同様、4Gbytesに拡大されている。ソフトウェア・レベルの互換性はX-busとLPCでほぼ保たれており、OSレベルではX-busとLPCの違いを意識する必要はない。

Copyright (C) 2000-2007 Digital Advantage Corp.

アイティメディアの提供サービス

TechTargetジャパン

キャリアアップ

- PR -