第67回 CMOSでのアナログとデジタルの同居は難しい？：頭脳放談

連載目次

　今回は「アナデジ」混載LSIの話をする。少々渋いが、無線LANや携帯電話などのチップでは、アナデジ混載はホットな話題だ。アナデジ混載により、チップの数を減らすことが可能になり、実装面積も小さくできる。まさに携帯電話に最適なソリューションだ。

　アナデジ混載は、いうまでもないがアナログとデジタルを1つのデバイスに集積したチップである。「デジアナ」といういい方もあり、「アナデジ」と「デジアナ」で違いがあるのかないのか、マイクロプロセッサ出身で0と1で生きてきた筆者にはよく分からない。しかし、どう呼ぼうがいまや実はほとんどの半導体メーカーにとっての主戦場といってもよい領域になってきた。

　そのポイントは、デジタルが主力だったCMOSプロセス上で実現されている大規模SoC（System on a Chip）へのアナログ領域の取り込みである。かつては非CMOSのアナログ向けプロセス上で実現されていたアナログ・デバイスがCMOS側に取り込まれている場合に、多く「アナデジ」なり「デジアナ」なりという言葉で語られるといってよい。

　デジタル・デバイスの権化のようなハイエンドのマイクロプロセッサやメモリなどが、「デジアナ」の例外の代表選手として想像されるだろうが、実はそれらすらもSoCの中に取り込まれてしまっている現状では、「デジアナ」というか「アナデジ」の領域に飲み込まれつつある。純粋な例外を探すのは難しい。その割には、すべてが一様に「アナデジ」という方向に一方的に倒れ込むわけではない。常に微妙な「判断」の上で領域がどんどん拡散しているのが、現在のアナデジ混載の状況だと思われる。

デジアナ混載は何に使われているのか

　アナデジ混載といってまず思い浮かぶアプリケーションは携帯電話である。音や映像をデジタルに変え、エンコードし、変調し、電波に変えて送り出す。そしてその逆をする。確実にアナログからデジタル、そしてデジタルからアナログという界面が存在している。ここからは、デジアナ混載というのはつまるところA/D変換部とD/A変換のデジタル信号処理部との混載のようにも受け取れる。信号処理という局面に重きを置けば、確かにある程度はそうなのだけれど、それだけではどうも済まないようなのだ。

　取りあえずデジタル信号処理とアナログ信号の橋渡しという局面から見ていこう。すぐに気が付くのは、扱うべき元となるアナログ信号の周波数領域の幅の広さ、レベル（強弱）の広さである。音声帯域といわれる数kHzから数十kHz程度の信号から、RF（高周波）での数GHz、用途によってはさらにそれ以上まであり得る。実は音声帯より下にも、各種のセンサなどの処理のために、1Hz以下のDC（直流）と見間違えるような低い領域もある。RF領域では、多くは直接RF帯の周波数を扱うわけでないものの、やはりその幅の広さは、まさに「けた違い」の世界である。また、RGB各8bitのデータを扱えれば、取りあえずOKといえる画像から、16bitを超え20bitはほしい音声やら、さらにダイナミックレンジが広い割りにはときどき精度も必要となるセンサ系など、精度面とレンジ面の両面でさまざまな要求がある。このためA/D変換、D/A変換といってもその実現方法は多種多様にならざるを得ない。

　さらにアナログとデジタルの変換をする前後には、フィルタをかけたり、ミキシングをしたり、増幅したりという、それぞれのアプリケーションによって多種多様な処理が入る。例えば、D/A変換した結果を、そのままで直接スピーカーを鳴らせるわけではない。どこまでをデジタルでやり、どこからをアナログでするのか、それぞれのアプリケーションと設計者の腕の見せ所ではあるのだが、これまた「可能性は無限」という感じである。

電源も立派なアナログ

　アナログとデジタルの変換だけを考えてもそうなのだが、そこだけでないのがアナデジ混載の面白さだ。ちなみにある検索サイトで「アナデジ混載」で検索をかけると、その筆頭に出てきたのはリコーであった。同社はアプリケーション・プロセッサや大規模SoCメーカーではない。実際にWebページを見ると同社の着目する「アナデジ混載」は電源とロジックの集積であった。そのとおり！

　「アナデジ混載」は何もA/D、D/Aばかりではない。電源も見事にアナログであり、そして用途に応じて、電源電圧もいろいろなら、ONしたりOFFしたり、個別に制御する必要があったりと目まぐるしいのだ。リコーがいうとおり、これを入れなければ嘘であろう。ほかにもLSIの外の世界に何か働きかけようとするならば、電流を流し、制御するドライバといわれるようなデバイスも必須である。

　これらが、CMOS大規模SoCの一部として取り込まれることもある、というのが「デジアナ」混載の大きな流れである。だが、SoCに一様に取り込まれるわけでなく、むしろ分離することもある、というのが今日の「微妙な判断」の背景にある。

アナログにはデジタルとは違う問題がある

　確かに製造プロセスの微細化が進み、かつてはCMOS上では実現できなかったような高速な信号を扱えるようになった。またプロセスの精度も格段に向上したことで、今日の隆盛を見ているCMOS−RFの流れが確立した。しかし、マイクロプロセッサなどのように速くて集積度が高ければある意味何でもよい0／1の世界と異なり、精度の高いアナログは鋭くプロセスに依存する。どんどん先のプロセスに走りたい先端のロジックに比べると、常に物理現象と直接向き合い、「試作と調整」を経ないと物になりにくいアナログは先に進む速度に乖離がある。下手にアナログをデジタルと集積すると、デジタル部はとっくに仕上がったのに、折角の先端プロセスが「先端落ち」するまで商品化が遅れる、ということもある。高々数カ月のピークで大量に売りさばくことが多い昨今の郄集積SoCビジネスにおいて、そのような遅れは致命傷となる。

　そのうえアナログは、集積度の面でも異なる。トランジスタの微細化がすぐに面積の低減とコストダウンにつながるデジタルに比べて、抵抗や容量に依存するアナログは面積を小さくさせにくい。例えば、面積に比例する容量（それも精度の要求がある）を確保しようと思えば、単純にシュリンクはできない。ある絶対値の電流が必要ならば配線も細くできない。不用意に配線を別の回路に近付ければノイズが乗り、乗ったノイズは直ぐにアナログ精度に影響してくるのだ。RFなど典型であるが、ノイズが乗ればいくら高感度のアンプがあっても、感度は落ちてしまう。RFに感度は命である。そして、やっかいなことにアナデジ混載SoCの場合、とてもうるさいノイズ源であるCMOSデジタル論理回路がすぐ横にあるのだ。デジタル部からのノイズを低減するためには、トリプル・ウエル（3層構造のウェル：ウェルは絶縁分離されたダイの領域）などの複雑なCMOSプロセスを使う手もあるのだが、当然ながらプロセス・コストは高くなる。

　最先端プロセスを利用すると同じ設計のチップならばサイズは小さくできる。最先端プロセスには巨額の投資が必要だが、チップ・サイズが小さくできれば、同じウエハからより多数のチップを生産できる。その結果、チップの価格は安くでき、古い世代のプロセス品より競争力を持つことになる。それゆえ、半導体メーカーは、最先端プロセスに投資し、競争力を高めることに勤めているわけだ。ところが、最先端プロセスを利用しても、チップが小さくならず、あまつさえ高いプロセス・コストを押し上げる複雑なプロセスが必要になるとなると、先端プロセスの優位性は崩れてしまうことになる。

　こんな微妙なバランスのもと、選択を迫られているのが最近のSoC設計者なのである。どんなマイクロプロセッサ・コアを使い、どのくらいメモリを載せるのか、だけではなく、ちょっとしたアナログ、それも何を入れるのかで、そのSoCの浮沈が左右される。いまや総コストで1チップ数十億円もかかるかもしれないといわれる先端のSoC開発では、アナログIP（機能回路やソフトウェア）の選択が生死を制しかねない。あぶないあぶない。

「頭脳放談」