技術解説 次世代標準メモリの最有力候補「DDR SDRAM」の実像

2.倍速化と省電力のテクノロジー

デジタルアドバンテージ
2000/12/21

 DDR SDRAMの技術を調べると、SDRAMで培われた技術をベースに、なるべくコストをかけずに高速化しようとしていることが分かる。また、消費電力を抑えることも重視されている。ここでは、DDR SDRAMに注ぎ込まれているテクノロジーを紹介しよう。

2倍速化の仕組み

 以下の図は、SDRAMやDDR SDRAMとメモリ・コントローラの間で、どのようにデータが転送されるのか、その仕組みを簡単に表したものだ。

SDRAMとDDR SDRAMのデータ転送の仕組み

SDRAMもDDR SDRAMも、クロック生成器の発するタイミングに合わせて転送処理を進める。図中、「A/C」はアドレスやコマンドの発行を指す。また「D1〜D6」は連続して転送されるデータを表す。DDR SDRAMでは、データを転送するタイミングだけ、SDRAMの2倍の速さで実行していることが分かる。

 SDRAMやDDR SDRAMとのデータ転送は、まずメモリ・コントローラ側からコマンド(読み書きなどの指示)やアドレス(読み書きする位置)がメモリ・チップ側へ発行されることで始まる。その後、1つあるいは複数のデータがバス上に転送される。

■データの転送のみを2倍速化

 SDRAMでは、アドレス/コマンドもデータも、クロック生成器によるクロック信号の1周期ごと(図中、メトロノームの針が右側に振れるごと)のタイミングで転送する。一方、DDR SDRAMの場合、アドレス/コマンドはそのままにして、データだけクロック信号の1/2周期(図中、メトロノームの針が左右それぞれに振れるタイミング)で転送するように変更された。つまり、クロック信号そのものは変えることなく、データ転送だけを2倍速化したわけだ。

 以上から分かるように、クロック周波数などの条件が同じ場合、SDRAMとDDR SDRAMとの性能差は、1回のアドレス/コマンド発行でどれだけのデータを転送できるかに大きく左右される。例えば、アドレス/コマンドの発行1回につき、データを1回しか転送しないと、DDR SDRAMの2倍速化はほとんど意味をなさないことは明らかだ。

■2倍速の効果が表れない場合もあり得る

 PCシステムでプロセッサからメイン・メモリへ連続したアクセスが生じるのは、プロセッサ内蔵キャッシュにヒットしなかったとき(キャッシュ・ミスが生じたとき)である。この連続データ転送が頻繁に生じるほどDDR SDRAMの2倍速化による効果もはっきり表れやすい。例えば高性能なプロセッサの場合、プロセッサ内部の処理が速い分、一定時間内に発生するキャッシュ・ミスの頻度も高くなる傾向があるので、DDR SDRAMの効果は表れやすいと推測される。逆にプロセッサの性能が低いと、メイン・メモリがDDR SDRAMでもSDRAMでもシステム性能はほとんど同じ、ということもあり得る。

2倍速化によるコスト上昇を抑える工夫

 SDRAMに対してデータ転送が2倍速くなったとはいえ、DDR SDRAM内の全回路が2倍速で動作するわけではない。第一、それでは2倍のクロック周波数で動作するSDRAMということになる。SDRAM内の回路全体を2倍のクロックで駆動するには、製造プロセスをより微細化するなど新規の設備投資が必要であり、敷居が高い。

 同クロック周波数のSDRAMとあまり変わらないコストで2倍速化を果たすため、DDR SDRAMでは以下の図のような工夫により、回路全体に占める2倍速動作の部分をなるべく抑えるように設計されている。

DDR SDRAM内部のデータ読み出し回路(概念図)

クロック周波数133MHzで外部データ・バス幅が8bitsのDDR SDRAMチップを例に挙げてみた(直接関係のない回路は省略している)。DRAMの記憶回路(メモリ・セルとその周辺回路)から読み出されたデータが外部データ・バスへ転送される過程で、2倍のバス幅を2倍の転送速度に変換していることが分かる。

 ポイントは、DRAM記憶回路(メモリ・セルとその周辺回路)から外部データ・バス幅の2倍である16bits幅のデータを133MHzで読み出している点だ。これを途中の回路でクロックを133MHz×2倍に、またデータ幅を半分の8bitsに変換してチップ外部へ出力する。変換前後でトータルのデータ転送速度は同じだが、133MHz×2倍のクロックで駆動されるのはごく一部で済む。残りの回路については、SDRAMと比べ、データ・バス幅の倍増にともない回路面積が増加するものの、クロックが2倍になるのに比べれば、コストの上昇は少なくて済む。

高速なメモリ・バスを支える技術

 DDR SDRAMの外部メモリ・バスは、SDRAMをベースに2倍速化されている。当然、メモリ・バスの電気信号を送受信するタイミング規定もDDR SDRAMでは厳しくなっている。そこで、より正確なタイミングで信号を送受信できるよう、DDR SDRAMでは信号の伝送方式やプロトコルなどが改良されている。

 具体的には、クロック信号の伝送に平衡伝送方式(ディファレンシャル伝送方式ともいう)を採用したり、クロック信号とデータ・バスとのズレを調整するDLL(Delay Locked Loop)回路をDDR SDRAMに内蔵させたりしている。

 また、データを伝送するタイミングを知らせるストローブ信号を新設し、常にデータ送出側のデバイスがストローブ信号も同時に出力することで、データを取り込むタイミングをより正確にする、という仕組みも導入されている(これは通称ソース・シンクロナス・クロックなどと呼ばれる)。従来のSDRAMにはストローブ信号がなく、電気信号が銅線や半導体回路を伝わっていく際の微妙な遅延の影響を受けやすいという問題があった。SDRAM DIMMに比べDDR SDRAM DIMMの端子数が増えているのは、このストローブ信号の新設が主な理由だ。

 以上のようなメモリ・バスの改良により、最初のページで示しているように、少なくともDDR333、つまり167MHz×2倍の速度まではクロックを高められる予定だ。

消費電力の低減にも注力

 DDR SDRAMで改良されたのはデータ転送速度だけではない。消費電力を少なくすることにも重点が置かれている。1つは電源電圧の低減で、SDRAMの3.3Vから2.5Vに引き下げられた。一般的に、消費電力は電圧の2乗に比例して増減するため、電源電圧の引き下げはDDR SDRAM内の回路が消費する電力の低減に大きく役立つ。

 また、メモリ・バスの信号レベルも、SDRAMが3.3Vだったのに対して2.5Vに引き下げられている。さらに、データ・バス未使用時にデータ入力回路をオフにできるよう、データを書き込むタイミングをSDRAMより遅らせるすることで、バスへ電流が無駄に漏れないよう設計されている。こうした工夫により、メモリ・バスでの電力消費量も低減されるという。

 DDR SDRAMベンダの資料によれば、DDR SDRAMの消費電力は、たとえ2倍速のデータ転送速度をフルに利用する場合でも、通常のSDRAMより低くなる見込みだ。消費電力が下がれば発熱も下がるため、いまだPC133メモリすら普及していないノートPCへの導入も期待できそうだ。


 INDEX
  [技術解説]次世代標準メモリの最有力候補「DDR SDRAM」の実像
    1.DDR SDRAM DIMMの特徴
  2.倍速化と省電力のテクノロジー
    3.DDR SDRAMに死角はないのか?
 
「PC Insiderの技術解説」


System Insider フォーラム 新着記事
  • Intelと互換プロセッサとの戦いの歴史を振り返る (2017/6/28)
     Intelのx86が誕生して約40年たつという。x86プロセッサは、互換プロセッサとの戦いでもあった。その歴史を簡単に振り返ってみよう
  • 第204回 人工知能がFPGAに恋する理由 (2017/5/25)
     最近、人工知能(AI)のアクセラレータとしてFPGAを活用する動きがある。なぜCPUやGPUに加えて、FPGAが人工知能に活用されるのだろうか。その理由は?
  • IoT実用化への号砲は鳴った (2017/4/27)
     スタートの号砲が鳴ったようだ。多くのベンダーからIoTを使った実証実験の発表が相次いでいる。あと半年もすれば、実用化へのゴールも見えてくるのだろうか?
  • スパコンの新しい潮流は人工知能にあり? (2017/3/29)
     スパコン関連の発表が続いている。多くが「人工知能」をターゲットにしているようだ。人工知能向けのスパコンとはどのようなものなのか、最近の発表から見ていこう
@ITメールマガジン 新着情報やスタッフのコラムがメールで届きます(無料)

注目のテーマ

System Insider 記事ランキング

本日 月間