解説

ロードマップの変更が続くIntelのサーバ・プラットフォームの真相

元麻布春男
2005/12/17

解説タイトル

 
Intelの副社長 カーク・スカウゲン氏
デジタルエンタープライズ事業本部サーバ・プラットフォーム事業部長を務める。Intelのサーバ・プラットフォームの責任者である。

 2005年10月24日、Intelは2005年内にリリースを予定していた次世代Itanium 2(開発コード名:Montecito)を2006年半ばまで延期すると同時に、2007年に予定していた将来のIntel Xeon MPをキャンセルすることを明らかにした。すでにMontecitoは、OEMへのサンプルが開始され、イベントなどでデモや展示が行われるなど、リリースが間近と思われる状態だった。それにもかかわらず、半年遅れることになった。Intel Xeon MPについては、「Whitefield(開発コード名:ホワイトフィールド)」の代わりに「Tigerton(タイガートン)」を提供、さらにその後継として「Dunnington(ダニングトン)」が開発中であることが明らかにされている。とはいえ、今回の公表は、事実上のリークという形で行われており、詳細な事実関係が分かりにくい。そこで、2005年12月に来日したIntelデジタルエンタープライズ事業本部で副社長兼サーバ・プラットフォーム事業部長を務めるカーク・スカウゲン(Kirk Skaugen)氏に、更新されたサーバ・プラットフォーム・ロードマップについて話をうかがった。

リリースの延期が続くItanium 2

 リリース直前までいっていたItanium 2だが、延期と同時に予定されていた最高動作クロック2GHzとFSBの667MHz化がキャンセルとなった。また、消費電力/発熱に余裕がある場合は、ダイナミックにオーバークロックすることで性能を高めるFoxtonテクノロジも、Montecitoでは採用されない見込みだ。この理由についてスカウゲン事業部長は、「プラットフォーム最適化のため」としか語らず、なぜこのような変更が必要となったのかについては明かしてはくれなかった。

 動作クロックを下げ、Foxtonテクノロジをサポートしないということで、直感的に思うことは消費電力の問題である。実際、Foxtonテクノロジは実装されなかったのではなく、ダイ上には残されており、バリデーション(機能の検証)されないだけだということだ(出荷時に機能は無効化されている)。つまり、Foxtonテクノロジ自体の技術的な問題ではないことが分かる。17億2000万トランジスタを集積するMontecitoは、トランジスタ数でデュアルコアのPentium D(2億3000万個)の7倍以上に及ぶ。デスクトップPC向けのプロセッサに比べれば動作クロックが低いとはいえ、90nmプロセスで製造することは決して容易ではない、ということなのだろう。それでもデュアルコア化の恩恵で、動作クロックを落とし、かつFoxtonテクノロジのサポートを見送っても、Montecitoの性能は、なお現行のItanium 2(Madison-9M)の2倍に到達する見込みだ。

 このMontecitoに続き、Itanium 2プロセッサのロードマップはMontvale(モントベール)、Tukwila(ツクウィラ)/デュアルプロセッサ版のDimona(ディモナ)、Poulson(ポールソン)と予定されている。これらのプロセッサは現時点で、すべてロードマップ上に生き残っているが、Montecitoの延期により、それぞれ1年ずつ遅れることになった。最も提供時期の早いものは2007年のMontvaleだが、その詳細については明らかにされていない。ただ、製造プロセスの65nmへの縮小の恩恵を生かす形で、Foxtonのバリデーションと有効化を行う可能性はかなり高いのではないだろうか。

 一方、Tukwilaについては提供時期の遅れはあるものの、プロセッサの仕様上の変更は現時点ではないものとされており、ある程度の情報が公開されている。それによるとTukwilaは4つのコアを持つプロセッサとなっている。そして、それより大きな変更がプロセッサ・バス/プラットフォームに加えられる見込みだ。Tukwilaではシリアル・バス技術をベースにしたNext Generation Interconnectと呼ばれるプロセッサ・バス技術が採用されることになっている。Itaniumプロセッサのバスは、初代のItaniumから引き継がれてきたが、Tukwilaでまったく新しいものになるわけだ。

 この新しいプロセッサ・バスを採用したTukwilaのプラットフォームとして計画されているのがRosehill(ロシェヒル)である。以前は、Richford(リッチフォード)と呼ばれるプラットフォームが知られていたが、どうやらRichfordはなくなり、それに代わってRosehillが登場してきたものと思われる。

 これまでIntelは、Bayshore(ベイショア)、RichfordとItaniumのプラットフォーム計画をキャンセルしてきた。その結果、IntelによるItanium対応チップセットは、2002年にリリースしたItanium 2向けのIntel E8870が最後になってしまっている。すでに3年以上を経過したものだけに、メモリやプロセッサ・バス・クロックといった点で、Intel E8870は陳腐化が進んでしまった。

 現在Itaniumを採用しているOEMは、大半がメインフレーム・ベンダであり、高信頼性のプラットフォームや大規模SMP対応のチップセットを自社開発できるノウハウを持っているところばかりだ。そのため、OEMは必ずしもIntelのチップセットを必要としない。

 それでもIntelがTukwilaで再びプラットフォームを手がけるのは、同プロセッサがプロセッサ・バス・アーキテクチャの変更を伴う、大きな節目となるものであるからだという。また、スカウゲン氏によると、「Intelは大規模SMP向けのチップセットを手がける予定はなく、2ウェイあるいは4ウェイのプラットフォームに専念する」とのことであった。メインフレーム級の信頼性を持った大規模SMP対応チップセットについてはOEMが自ら開発しても、「ローエンドについてはIntel製チップセットを使いたいという顧客もいるのではないか」、ということである。

プロセッサ・バスのロードマップが変更になったIntel Xeon MP

 本来Tukwilaで採用されるNext Generation Interconnectは、将来のIntel Xeon MPとプラットフォームの共通化を行うためのキー・テクノロジとなるハズのものであった。しかし、Next Generation Interconnectを採用する予定であったWhitefieldはキャンセルされ、その後継がTigertonという開発コード名となることが明らかにされた。このTigertonに採用されるプロセッサ・バスは、High Speed Interconnectと呼ばれる。TukwilaのNext Generation Interconnectとは異なる技術だ。

 現時点でHigh Speed Interconnectについては、「ポイント・ツー・ポイントの接続技術」としか明らかにされていない。つまり、1つのプロセッサ・バスに1つのプロセッサが接続されるアーキテクチャである、ということだ(現在は複数のプロセッサが1本のバスを共有する形式を採る)。ただし、どうやらシリアル・バス技術をベースにしたものではないようだ。少なくともいまのところ、シリアル・バス技術をベースにしたNext Generation Interconnectについて、2009年に登場する将来のIntel Xeon MPでTukwilaと共通のものが採用されることになっており、同様な技術のプロセッサ・バスを2つ作るとは考えにくい。High Speed Interconnectは、現在のIntel Xeon MPが採用するFSBを高速化すると同時に、FSB1本につき1個のプロセッサ(物理ソケット)をサポートするようにしたもの、と考えるのが素直だ。

 この場合、4コア・プロセッサであるTigertonは、1本のFSB当たり4つのコアということになり、2本のFSBにデュアルコアの2個の物理プロセッサをサポートする現行のTruland(トゥルーランド)プラットフォーム(Intel E8500チップセット)と、FSB当たりのコア数では変わらないことになる。それでも、FSBのクロック引き上げと、共有キャッシュを利用した高速なコア間通信により、Tigertonに対応したCaneland(カネランド)プラットフォームの方が高い性能が期待できるだろう。このCanelandプラットフォームは、Tigertonの次の世代のDunnington(2008年)まで継承される見込みだ。

 ここで分からないのは、なぜWhitefieldがキャンセルになってTigertonが出てきたのか、WhitefieldとTigertonは何が違うのか、ということだ。この点についてたずねても、「よりよい製品(Tigerton)を前倒しで投入できることになったため」といった答えしか返ってこない。つまりTigertonはWhitefieldより優れた製品であると同時に、Tigertonの提供時期(2007年初め)はWhitefieldと変わらないのだという。

 Whitefieldがキャンセルになった理由は、プロセッサ・バスの変更(High Speed Interconnectの採用)ではないという。また、コアのマイクロアーキテクチャそのものは、Whitefieldと同じ、Merom(メロム)/Conroe(コンロー)/Woodcrest(ウッドクレスト)に採用される「新マイクロアーキテクチャ)と同一であるとのことであった(コア数も4つで同じ)。どうやら問題は、性能上のことらしい。

 しかし、純粋に性能の問題であれば、「Whitefield」という開発コード名まで破棄する必要はない(Whitefieldの性能は公開していない)。恐らくWhitefieldについて、すでに公開している情報の中に、変更を必要とするものが含まれているのだろう。最も疑わしいのは、2次キャッシュを共有する2つのコアを2ペア持つという構成だが、これについては今後の情報を待つ必要がある。

 いずれにしても、Intel Xeon MPは、Tigerton、Dunningtonにおいて従来のFSBの改良型となるHigh Speed Interconnectを採用した後、当初はWhitefieldで採用される見込みだったNext Generation Interconnectを採用する予定だ。機能が同じでもスケジュールに遅れが出ているItaniumに対し、スケジュールは遵守されるが機能の変わったIntel Xeon MPという、対照的な展開となっている。どちらがいいというわけではないが、AMDとの競争のあるIntel Xeon MPではスケジュールを遅らせることはできない、ということなのだろう。

 現在Intel Xeon MPは、最初のデュアルコア対応品であるPaxville MP(パックスビル・エム・ピー)がリリースされたばかりだ。Paxville MPはデュアルコア化を急いだせいか、コア当たりの2次キャッシュが2Mbytes(あるいは1Mbytes)と、従来製品に比べかなり少なくなっている。2006年後半にリリースされるデュアルコアのTulsa(タルサ)では、製造プロセスが65nmに縮小され、16Mbytesの共有キャッシュ(2次キャッシュ)を備えることになっており、その容量は旧来のレベルに復帰する。すでに話の出てきたTigertonは、Tulsaの次の世代である。

省電力サーバ向けに特別なプロセッサが用意されるIntel Xeon

 最後に残ったデュアルプロセッサ版のIntel Xeonは、Intel Xeon MPと同様にPaxville(パックスビル)コアによる製品がリリースされている。マルチプロセッサ版でもキャッシュ容量を抑える必要があったように、90nmプロセスによるPaxvilleは、消費電力当たりの性能では決して有利とはいえない。これを補うために2006年早々にリリースされるのが省電力サーバ(高密度実装サーバ)向けのSossaman(ソッサマン)だ。

 Paxvilleと共通のLindenhurst(リンデンハースト)プラットフォームで稼働するSossamanだが、基本的にはノートPC向けにリリースされるデュアルコアのYonah(ヨナ)と同じものだ。YonahにECCサポートとデュアルプロセッサ対応を加えたものがSossamanだと考えればいい。もともとノートPC用に開発されたYonahをベースに65nmプロセスで量産されるSossamanは、ブレード・サーバなどで使われることになるだろう。ただ、本来ノートPC用に開発されたものだっただけに、Sossamanには従来のIntel Xeonがサポートしていた64bit拡張(EM64T)を始めとするさまざまな技術がサポートされていない。

 本格的なサーバ向けプロセッサのプラットフォームとして、Paxville/Sossamanの次に提供されるのが、Dempsey(デンプシー)プロセッサを採用したBensley(ベンスレイ)プラットフォームだ。NetBurstマイクロアーキテクチャを用いたDempseyは、Intel Xeonとして5000番台の型番が付けられることが明らかにされている。65nmプロセスの恩恵により2次キャッシュを増量したIntel Xeon MPとは異なり、Dempseyでは2次キャッシュはコア当たり2Mbytesに据え置かれる。その分、消費電力も抑えられる見込みだ。消費電力1W当たりのパフォーマンスは、「最大でIrwindale(アーウィンデール)の3.5倍にも及ぶ」(スカウゲン氏)という。Bensleyプラットフォームでは、FB-DIMMを採用することで大容量メモリの搭載も可能になる。

 このBensleyプラットフォームを継承して登場するのが、モバイルPC向けのMerom、デスクトップPC向けのConroeと同じマイクロアーキテクチャを採用したWoodcrestだ。このマイクロアーキテクチャについて、正式名称の発表はまだないが、Intelはかなり力を入れており、何らかの名称が付けられることになるだろう。モバイルPC向けのプロセッサをベースにしているだけに、消費電力当たりの性能は、Dempseyよりさらに向上すると期待される。現在のIntel Xeonプロセッサ(Paxville)では、性能を追求すると消費電力が上がり高密度実装に向かず、高密度実装向けに電圧を下げて消費電力を落とすと、性能面でAMD Opteronに遅れをとる、という状況だ。これもWoodcrestの世代になれば、異なった展開が期待できよう。

 このBensleyプラットフォームは、プロセッサのマイクロアーキテクチャについてNetBurstから新マイクロアーキテクチャへ、メモリ・アーキテクチャをDDR/DDR2からFB-DIMMへと移行させる重要な役割を担っている。しかし、そのプロセッサ・バスは、従来のFSBを継承したものだ。Tulsaや将来のIntel Xeon MPに採用される予定のNext Generation Interconnectのような技術をデュアルプロセッサ版のIntel Xeonが採用しないのか気になるところだが、どうやら予定はあるようだ。

 具体的な計画についてスカウゲン氏から聞くことはできなかったが、Woodcrestの次にもう1世代プロセッサがあり、その次あたりにNext Generation Interconnectの採用が検討されているものと見られる。デュアルプロセッサ版サーバのアーキテクチャは、デスクトップPC向けプロセッサと近似の関係にあるだけに、2008年から2009年あたりのタイミングで、Intel製プロセッサ全体の外部バスが大きく変わることになりそうだ。

 このようにIntelのサーバ・プラットフォームのロードマップは大きく変動している。ここ数年は導入するサーバの選択が難しくなりそうだ。記事の終わり

目次ページへ  「System Insiderの解説」


System Insider フォーラム 新着記事
  • Intelと互換プロセッサとの戦いの歴史を振り返る (2017/6/28)
     Intelのx86が誕生して約40年たつという。x86プロセッサは、互換プロセッサとの戦いでもあった。その歴史を簡単に振り返ってみよう
  • 第204回 人工知能がFPGAに恋する理由 (2017/5/25)
     最近、人工知能(AI)のアクセラレータとしてFPGAを活用する動きがある。なぜCPUやGPUに加えて、FPGAが人工知能に活用されるのだろうか。その理由は?
  • IoT実用化への号砲は鳴った (2017/4/27)
     スタートの号砲が鳴ったようだ。多くのベンダーからIoTを使った実証実験の発表が相次いでいる。あと半年もすれば、実用化へのゴールも見えてくるのだろうか?
  • スパコンの新しい潮流は人工知能にあり? (2017/3/29)
     スパコン関連の発表が続いている。多くが「人工知能」をターゲットにしているようだ。人工知能向けのスパコンとはどのようなものなのか、最近の発表から見ていこう
@ITメールマガジン 新着情報やスタッフのコラムがメールで届きます(無料)
- PR -

注目のテーマ

System Insider 記事ランキング

本日 月間
ソリューションFLASH