キーワード

IDF 2004 Fallで明らかになった開発コード名

元麻布春男
2004/09/30

 2004年9月7日から9日の3日間にわたって、米カリフォルニア州サンフランシスコでIntelの開発者向けカンファレンス「Intel Developer Forum Fall 2004(IDF Fall 2004)」が開催された。IDFでは、毎回プロセッサのロードマップの更新や新たな技術の紹介などが行われる。IDF Fall 2004では、プロセッサのデュアルコア化の計画が前倒しになったことで、以前に公開されていたロードマップが大幅に更新されている。それに伴い、開発コード名の変更が加えられている。そこで、今回はIDF Fall 2004で公開された開発コード名と、それに関連したものを取り上げる。

 「2004年版まる分かり開発コード名」「IDF Spring 2004で明らかになった新たな開発コード名」と一部重複があるが、合わせて読み比べると、インテルのプロセッサ・ロードマップの変更点が分かるだろう。

サーバ/クライアント関連製品の開発コード名
Tejas(テージャス) Nocona(ノコナ) Jayhawk(ジェイホーク) Irwindale(アーウィンデール)
Potomac(ポトマック) Cranford(クランフォード) Tulsa(タルサ) Whitefield(ホワイトフィールド)
Lindenhurst(リンデンハースト) LaGrande Technology(ラグランデ・テクノロジ) Vanderpool Technology(バンダープール・テクノロジ) Silvervale Technology(シルバーバル・テクノロジ)
Itaniumプロセッサ・ファミリ関連の開発コード名
Madison-9M(マディソン−9エム) Montecito(モンテシト) Montvale(モンベール) Tukwila(タクウィラ)
ノートPC関連製品の開発コード名
Alviso(アルビソ) Calexico 2(キャレキシコ) Napa(ナパ) Yonah(ヨナ)
Calistoga(カリストガ) Golan(ゴーラン)
 

サーバ/クライアント関連製品の開発コード名

 
■Tejas(テージャス)
 2004年末〜2005年初頭に登場すると見られていたが、デュアルコア・プロセッサを推進するという理由により、2004年5月にキャンセルされた。Prescott(プレスコット)に続く90nmプロセスによるクライアイントPC向けのIA-32プロセッサで、ソケットには後期のPrescottと同じLGA775を採用する予定であった。
 
■Nocona(ノコナ)
 Prestonia(プレストニア)の後継となるデュアルプロセッサ対応のIntel Xeon。デスクトップPC向けのPrescottに相当する90nmプロセスの製品で、2004年6月にリリースされた。3次キャッシュは搭載せず、Prescottと同様、1Mbytesの2次キャッシュを内蔵する。サーバ向けプロセッサとしては初めて、800MHzのFSBを採用する。また初めてメモリ・アドレス拡張技術であるEM64Tをサポートした。
 
■Jayhawk(ジェイホーク)
 Nocona(ノコナ)の後継となる予定だったが、2004年5月にTejas(テージャス)とともに開発計画がキャンセルされた。デスクトップPC向けのTejasに相当するデュアルプロセッサ構成のサーバ向けIA-32プロセッサとなる予定であった。
 
■Irwindale(アーウィンデール)
 2005年前半に登場する予定のデュアルプロセッサ構成に対応したIntel Xeon。Nocona(ノコナ)の後継として2Mbytesの2次キャッシュを搭載する。Jayhawk(ジェイホーク)のキャンセルとデュアルコア・プロセッサの狭間を埋める存在だと考えられる。
 
開発コード名 Tejas(テージャス) Nocona(ノコナ) Jayhawk(ジェイホーク) Irwindale(アーウィンデール)
製品名 キャンセル Intel Xeon キャンセル Intel Xeon
リリース(予定) キャンセル 2004年6月 キャンセル 2005年末
製造プロセス 90nm 90nm 90nm 65nm
2次キャッシュ/3次キャッシュ 不明 1Mbytes/− 不明 2Mbytes/−
FSB 不明 533MHz/800MHz 不明 不明
特徴 LGA775ソケット対応 デュアルプロセッサ対応のサーバ/ワークステーション向け Noconaの後継の予定であった Noconaの後継
 
■Potomac(ポトマック)
 Gallatin(ギャラティン)の後継となるIntel Xeon MP。マルチプロセッサ構成対応のサーバ向けIA-32プロセッサとしては初の90nmプロセスとデュアルコアを採用する。当初2004年後半のリリースを予定していたが、1世代早いデュアルコア化により2005年以降に延期された。4Mbytes以上の大容量3次キャッシュを搭載する。
 
■Cranford(クランフォード)
 Potomac(ポトマック)と同世代になるIntel Xeon MP。90nmプロセスとデュアルコアの採用などの主要な特徴は共通だが、より低価格なサーバ向けという位置付けとなる。3次キャッシュ容量を減らすといった措置がとられるものと考えられている。
 
■Tulsa(タルサ)
 Potomac(ポトマック)の後継となるマルチプロセッサ対応のサーバ向けIA-32プロセッサ。90nmプロセスによるデュアルコア・プロセッサであることが明らかにされているが、Potomacとの違いなどについての詳細は公表されていない。
 
■Whitefield(ホワイトフィールド)
 65nmプロセスで量産されるIntel Xeon MP。Tulsa(タルサ)の後継で、マルチコア化されるといわれているが、コアの数は明らかにされていない(4コアの可能性が高い)。この世代からIntel Xeon MPとマルチプロセッサ構成対応のItaniumプロセッサ・ファミリのプラットフォーム(チップセット)が共通化される見込み。2007年以降のリリースが予定されている。
 
コード名 Potomac(ポトマック) Cranford(クランフォード) Tulsa(タルサ) Whitefield(ホワイトフィールド)
製品名 Intel Xeon MP Intel Xeon MP Intel Xeon MP Intel Xeon MP
リリース(予定) 2005年以降 2005年以降 未定 未定
製造プロセス 90nm 90nm 90nm 65nm
2次キャッシュ/3次キャッシュ 不明/4Mbytes以上 不明/4Mbytes以下 不明 不明
FSB 不明 不明 不明 不明
特徴 Gallatinの後継、デュアルコア採用 Potmacの廉価版 Potmacの後継 Tulsaの後継、マルチコア採用
 
■Lindenhurst(リンデンハースト)
 Nocona(ノコナ)をサポートするデュアルプロセッサ対応のサーバ向けチップセットで、正式名称は「Intel E7520チップセット」。PCI ExpressとDDR2メモリ(レジスタ付DIMM)をサポートするのはデスクトップPC向けのAlderwood(アルダーウッド)Grantsdale(グランツデール)と同様だが、I/O性能が強化されており8レーンのPCI Expressをサポートする。2004年第3四半期にリリースされたが、初期ロットにはPCI Expressで利用可能な帯域が制約されるというバグがあった(2004年第4四半期のロットから修正)。サウスブリッジ・チップとの接続にはPCI ExpressやそのバリエーションであるDMIではなくHubLinkを用いており、ICH5/5Rをサポートする。廉価版として「Intel E7320(Lindenhurst-VS)」も提供される。
 
■LaGrande Technology(ラグランデ・テクノロジ)
 Prescott(プレスコット)から搭載されるセキュリティ機能。MicrosoftのNext-Generation Secure Computing Base(NGSCB)に対応する。プラットフォーム全体でセキュリティ機能を実現するには、チップセット、周辺I/Oコントローラ、OSなどトータルでのサポートが必要となるため、現時点では有効化されていない。2006年登場予定のWindows "Longhorn"からサポートされる予定。
 
■Vanderpool Technology(バンダープール・テクノロジ)
 1台のPCをパーティショニングすることで、複数の独立した仮想マシンを実現する技術。最終的には完全に独立した、すべての仮想マシンが等しく扱われる完璧な仮想化を実現する見込みだが、その前段階としてフルスペックの仮想マシンと一部機能が制限された仮想マシンが並立する2段階での実装も予想されている。初期段階においては仮想マシンの管理を行うVMM(Virtual Machine Monitor)を特定のホストOSで実行し、そこからゲストOSを起動する形となるようだ。
 
■Silvervale Technology(シルバーバル・テクノロジ)
 将来のサーバ・プラットフォームでサポートされる予定の仮想マシン技術。クライアントPCでのVanderpool Technology(バンダープール・テクノロジ)のサーバ版だが、VMM(Virtual Machine Monitor)がEFI(Extensible Firmware Interface:Intelが提唱するBIOSに代わるOSとファームウェアのインターフェイス仕様)上で動作し、すべてのOSが等しく扱われる点がVanderpool Technologyと異なる。
 

Itaniumプロセッサ・ファミリ関連の開発コード名

 
■Madison-9M(マディソン−9エム)
 2004年夏に、当初予定されていたMontecito(モンテシト)に代わって投入されることになっていたItaniumプロセッサ・ファミリ(Itanium 2)だが、スケジュールが1四半期後退し2004年第4四半期のリリースとなった。130nm(0.13μm)プロセスで量産される。3次キャッシュが9Mbytesに増量されるほか、動作クロックも1.7GHzまで引き上げられる見込み。
 
■Montecito(モンテシト)
 2005年リリース予定の90nmプロセスによる第4世代のItaniumプロセッサ・ファミリ。マルチプロセッサ構成対応で、同世代のデュアルプロセッサ構成対応のプロセッサはMillington(ミリントン)と呼ばれる。当初のリリース予定を1年遅らせ、デュアルコア・プロセッサとして登場する。同時にマルチスレッディング技術を採用するため、1つの物理プロセッサが4つの論理プロセッサとしてOSには扱われる。以前は2005年リリース予定のデュアルコア・プロセッサの開発コード名はChivano(チバーノ)とされていた。コア当たり1.2Mbytesの2次キャッシュ(命令1Mbytes+データ256Kbytes)と、12Mbytesの3次キャッシュを内蔵する(デュアルコアなので、プロセッサ単位でのキャッシュ容量は、それぞれ2倍)が、ソケット・レベルの互換性はMadison(マディソン)から維持される予定だ。
 
■Montvale(モンベール)
 Motecito(モンテシト)の次世代のマルチプロセッサ構成対応のItaniumプロセッサ・ファミリ。デュアルコアを含めアーキテクチャ的な変更はそれほど多くなく、65nmプロセスへのシュリンクが大きな目的と考えられている。デュアルプロセッサ向けのDP Montvaleや低電圧版も予定されている。
 
■Tukwila(タクウィラ)
 Montvale(モンベール)の次の世代のItaniumプロセッサ・ファミリ。買収した旧Alphaプロセッサの開発チームが開発に加わっているといわれる。65nmプロセスにより量産されるマルチコア・プロセッサで、4つ以上のプロセッサ・コアを内蔵する。以前はTanglewood(タングルウッド)という開発コード名で呼ばれていたが、商標の問題を回避するため開発コード名が改められた。プラットフォームがIntel Xeon MP(Whitefield:ホワイトフィールド)と共通化されるほか、一定の自己診断、自己修復機能が実装される。デュアルプロセッサ向けはDimona(ディモナ)と呼ばれ、低電圧版も用意される。
 
コード名 Madison-9M(マディソン-9エム) Montecito(モンテシト) Montvale(モンベール) Tukwila(タクウィラ)
製品名 Itanium 2 Itanium 2 未定 未定
リリース(予定) 2004年第4四半期 2005年 未定 未定
製造プロセス 0.13μm 90nm 65nm 65nm
動作クロック 1.7GHz 不明 不明 不明
3次キャッシュ 9Mbytes 24Mbytes 不明 不明
特徴 Madisonの3次キャッシュを9Mbytesに増量。McKinleyとソケット互換 デュアルコア採用。McKinleyとソケット互換 デュアルプロセッサ向けのDP Montvaleや低電圧版も予定 旧Alphaプロセッサの開発チームによって開発中のMontecitoの次世代。デュアルプロセッサ向けのDimonaも予定
 

ノートPC関連製品の開発コード名

 
■Alviso(アルビソ)
 Dothan(ドーサン)に対応したモバイル向けのチップセット。PCI Express対応やDDR2メモリ・サポートなど機能的にはGrantsdale(グランツデール)に相当するが、テレビ出力機能を統合するなど独自の拡張も行われる。次世代CentrinoであるSonoma(ソノマ)プラットフォームの中核コンポーネントだが、リリースが当初より遅れ2005年第1四半期となった。
 
■Calexico 2(キャレキシコ2)
 IEEE 802.11a/b/gに対応した無線LANモジュール。2004年第3四半期にリリースされた。
 
■Napa(ナパ)
 2006年に登場する見込みのモバイルPC向けプラットフォーム。Sonoma(ソノマ)の次世代に該当する。プロセッサのYonah(ヨナ)、チップセットのCalistoga(カリストガ)、無線ネットワーク・モジュールのGolan(ゴーラン)の3つのコンポーネントで構成される。
 
■Yonah(ヨナ)
 Dothan(ドーサン)の次のモバイルPC向けプロセッサ。デュアルコアで65nmプロセスにより製造される。セキュリティのLaGrande Technology(ラグランデ・テクノロジ)、仮想化技術のVanderpool Technology(バンダープール・テクノロジ)を搭載するが、EM64TやHyper-Threading Technology(HTテクノロジ)には対応しない見込み。メモリ搭載量や消費電力の制約から、この世代においてもモバイルPCにはEM64Tが必要だと思われないこと、パイプライン構成などがHTテクノロジに最適ではないためと考えられている。いい換えればNetBurstマイクロアーキテクチャとは異なる。Yonah(ヨナ)は通常版と低電圧版に用いられる見込みだが、この世代においても超低電圧版はシングルコアのプロセッサとなると思われる。
 
■Calistoga(カリストガ)
 Napa(ナパ)プラットフォームを構成するYonah(ヨナ)対応のチップセット。グラフィックス能力がさらに強化されるということ以外、詳細は明らかにされていない。
 
■Golan(ゴーラン)
 Calexico 2(キャレキシコ2)の次世代となる無線ネットワーク・モジュール。PCI Expressに対応したものになること以外、詳細は明らかにされていない。記事の終わり
 
 
 「System Insiderのキーワード」


System Insider フォーラム 新着記事
  • Intelと互換プロセッサとの戦いの歴史を振り返る (2017/6/28)
     Intelのx86が誕生して約40年たつという。x86プロセッサは、互換プロセッサとの戦いでもあった。その歴史を簡単に振り返ってみよう
  • 第204回 人工知能がFPGAに恋する理由 (2017/5/25)
     最近、人工知能(AI)のアクセラレータとしてFPGAを活用する動きがある。なぜCPUやGPUに加えて、FPGAが人工知能に活用されるのだろうか。その理由は?
  • IoT実用化への号砲は鳴った (2017/4/27)
     スタートの号砲が鳴ったようだ。多くのベンダーからIoTを使った実証実験の発表が相次いでいる。あと半年もすれば、実用化へのゴールも見えてくるのだろうか?
  • スパコンの新しい潮流は人工知能にあり? (2017/3/29)
     スパコン関連の発表が続いている。多くが「人工知能」をターゲットにしているようだ。人工知能向けのスパコンとはどのようなものなのか、最近の発表から見ていこう
@ITメールマガジン 新着情報やスタッフのコラムがメールで届きます(無料)
- PR -

注目のテーマ

System Insider 記事ランキング

本日 月間
ソリューションFLASH