ICDロゴ

WinChip C6

【ウィンチップ・シー・シックス】

最終更新日: 2001/06/07

 Integrated Device Technology(IDT)社の子会社であるCentaur Technology社が開発したx86互換CPU(Centaur Technology社は、2000年8月にVIA Technologiesに買収された)。1997年末に出荷が開始された。現在は後継のWinChip 2が出荷されている。

 WinChip C6は、MIPS RシリーズのRISC CPUや各種PLDなどを製造するIDT社の子会社である、Centaur Technology Inc.社が開発したx86互換CPUである。最高動作周波数は240MHzで、PentiumやMMX Pentiumクラスの性能を持ち、Socket 7互換、低消費電力、低コストを特長とし、サブ1000ドルクラスのPC、サブ2000ドルクラスのノートPCをターゲットとしている。

 WinChip C6は、他社の同クラスのCPUと比べると非常に簡素な内部構造を持つ。現実のWindows環境におけるプログラムの実行性能で最良のパフォーマンスを、低コストで実現できるということを目標としており、そのためにはあまり複雑な内部構造や、使用頻度の低い機能に対する過剰な投資、スーパースカラーのような複雑・高度化するようなマイクロアーキテクチャ構造は採用していない。単純な5段構成のシングルパイプラインにして回路の簡素化や高クロック周波数化、ダイサイズの縮小を図り、さらにWindows環境におけるプログラムの実行解析から得られた結果を元にして、使用頻度の高い命令や性能のボトルネックとなるような部分に対しては、高速に実行できるように設計されている。WinChip C6は、アーキテクチャ的には以下のような特長を持つ。

●x86命令をRISCライクな命令に変換してから実行。ただし使用頻度の高いx86命令はそのままパイプライン実行できるように工夫されている。複雑な命令や使用頻度の低い命令はマイクロコードにて実行するが、セグメントロード命令やストリング命令などの使用頻度の高いものに関しては、最小のサイクルで実行できるように工夫されている。

●命令とデータに対して各32Kbytesという比較的大容量の1次キャッシュを内蔵。現実のプログラムにおけるボトルネックは、メモリアクセス時のストール(キャッシュミスによる、パイプラインの停止)によるパフォーマンス低下の影響が大きいため、これを避けるために大容量の1次キャッシュを採用している。

●パイプラインは単純な5段構成。ただし最初の1段はx86命令から内部命令へのデコードで使用するので、実質4段しかない。これにより単純化、高速化が図れる。

●8段のコール/リターンスタックの搭載(分岐予測機能は持たないが、パイプライン段数が少ないので、分岐によるパイプラインのストールからの復旧は比較的速い)。

●独立した浮動小数点演算用パイプラインとMMX命令処理用ユニットの搭載。これにより、整数演算と浮動小数点演算、MMX命令の同時実行が可能(MMX未使用時はMMXユニットへの電源供給を止めて、消費電力を削減できる)。

●Socket 7互換の外部バスインターフェイス。広く普及しているSocket 7インターフェイスがそのまま使えるので、導入も容易となっている。

 WinChipシリーズの最初の製品であるWinChip C6は1997年末に出荷され、1998年にはWinChip 2の出荷も始まっている。また、後継のWinChipシリーズCPUとして、WinChip 3、WinChip 4などの開発計画が発表されている。

Copyright (C) 2000-2007 Digital Advantage Corp.

参考リンク

アイティメディアの提供サービス

キャリアアップ

- PR -