名誉エバンジェリストが解説

次世代プロセッサ、IBMがとんでもないことを考えている

2007/04/12

 日本IBMの技術理事 名誉STエバンジェリスト 中島丈夫氏は4月12日、同社のPOWERプロセッサを中心に次世代プロセッサの開発計画を説明した。今年発表する「POWER6」プロセッサから2010年に渡る技術動向だ。

ibm01.jpg 日本IBMの技術理事 名誉STエバンジェリスト 中島丈夫氏

 IBMに限らずにすべてのプロセッサが直面している課題は、軽量な処理が膨大になる「Extreme Transaction Processing」(大量スレッド処理)だ。従来の基幹系システムは1つ1つの処理が重いトランザクション処理が中心だったが、電子マネー処理の増加や、Webサーバ上でのアプリケーションの処理、そして無線ICタグなどが発するユビキタスデータの処理と、プロセッサが求められる処理量は、まさしく爆発している。「世の中の流れはマッシブ・マルチ・スレッディングになっている」(中島氏)のだ。

 IBMはこのスレッド量の爆発に対応するため、POWER6に10進浮動小数点(Decimal Floating Point:DFP)演算ユニットを組み込む。従来は2進浮動小数点演算で10進浮動小数点をエミュレートし、関係するアプリケーションに対応していた。しかし、ソフトウェアでのエミュレートなのでパフォーマンスがどうしても低下し、スレッド処理が大量になる環境ではシステムのネックになりかねない。ハードウェアベースの10進浮動小数点演算ユニットを組み込むことで、パフォーマンスの向上が見込める。中島氏は「ユビキタスでは必須の技術だ」と話した。

 POWER6はメインフレーム「System z」の仮想化技術をさらに導入する。特に短期開発、短期利用されるユーザー主導のアプリケーション(IBMはSituational Application[機会追求型アプリケーション]と呼ぶ)を効果的に管理するために、「仮想化技術をあらゆる部分に導入する」という。動作周波数は4〜5GHzを予定している。

 重いスレッドの処理と、軽い大量のスレッドを処理する機能の両立はPOWER6の発表後も続く。2010年をターゲットにIBMが開発をしているのは「チップ内スケールアップ/アウト」機能だ。IBMが「Chiplets」と仮称している技術で、「チップ内でコアを大小に分けてコンビネーションする」。つまり、重いスレッド処理に適したコアと、スレッドの高速処理を得意とするコアをチップ内でブレンドする仕組みだ。中島氏は「将来の汎用コアの姿になる」と話した。

関連リンク

(@IT 垣内郁栄)

情報をお寄せください:



@ITメールマガジン 新着情報やスタッフのコラムがメールで届きます(無料)
- PR -