インテル、“全部載せ”に成功した無線LANチップ開発

2005/6/21

　インテルは6月20日、現在普及しているWi-Fi規格「IEEE802.11a/b/g」、および策定中の「802.11n」に対応可能なRFトランシーバのプロトタイプを、90nmのCMOSプロセスで開発したと発表した。複数の無線規格にワンチップで対応できるほか、CMOSプロセスで開発することにより、低コスト化と低電圧を実現したという。

インテルが新開発したチップ

　インテル コミュニケーション技術ラボ 通信回路リサーチ担当ディレクタ クリシュナムティ・ソーミャ（Krishnamurthy Soumyanath）氏は、インテルのビジョンを「すべてのコンピュータが通信し、すべての通信機器がコンピューティング機能を持つこと。すなわち、通信とコンピュータ技術の融合である」と示した。このビジョンに基づき、無線技術も数年以内には、現在の無線LANや携帯電話といった複数のアンテナシステムや周波数をすべて単一のチップで対応可能になると予測している。この予測を達成するための第1弾として、複数の無線LAN技術を単一のチップで対応した今回の開発が挙げられるという。

　現在の一般的なCMOS無線装置では、無線を送受信するアンテナ部分、受信した信号を増幅する部分、AD/DAコンバータとDigital Basebandの3チップで構成されている。一方、今回インテルが開発したチップは、アンテナ部分と増幅回路部分を1つのパッケージにまとめることに成功した。現在利用されている20MHz帯から、最大100MHz帯まで対応可能だという。策定中の802.11nは40MHz帯を利用すると想定されているため、802.11nにも対応できるとしている。

インテル コミュニケーション技術ラボ 通信回路リサーチ担当ディレクタ クリシュナムティ・ソーミャ氏

　このチップの構造は、中央に据えられたシリコンダイから、5GHzや2.4GHzといった各周波数帯の低ノイズ増幅回路（LNA）と電力増幅回路（PA）を引き、アンテナに接続する形状だ。このような構造は、インテルが新たに開発したレシーバとトランスミッタ間の影響を分離できる補正スキームによって成功したという。

　ソーミャ氏は、今回の開発について「最大のポイントは、Pentium 4などにも用いられている一般的な90nmのCMOSプロセスで開発に成功した点だ」と指摘。これにより、低コストや省スペース、低消費電力を実現したという。特に電圧設計は、一般的なチップの数分の1にあたる1.4ボルトであり、「バッテリ技術の進歩はすでに遅くなっている。今後はチップの省電力化がモバイル端末の省電力化のカギを握る」（ソーミャ氏）と語り、重要な要素だとの考えを示した。

　ソーミャ氏によると、「802.11nがまだ策定中であることからも、このチップが製品に実装されるまでにはかなりの時間が掛かるだろう」としている。

（＠IT　大津心）

[関連リンク]
インテルの発表資料

[関連記事]
突撃！隣の無線LAN「インテル編」 （＠ITNews）
インテル、無線LANとPHSによるユビキタス環境を後押し （＠ITNews）
インテルが語る無線技術の将来 （＠ITNews）
ワイヤレスでも覇権を狙うインテル （＠ITNews）
インテル C++/Fortranコンパイラ9.0、マルチコア対応強化 （＠ITNews）
デスクトップPCでもデュアルコアをサポート、インテル （＠ITNews）

情報をお寄せください：

＠ITメールマガジン　新着情報やスタッフのコラムがメールで届きます（無料）