Tweet

HPC向けサポートプログラムも発表

インテル、45nmプロセス採用Penrynの優位性を説明

2007/06/27

　インテルは6月27日、報道関係者向けに「インテル デジタルエンタープライズアップデートミーティング」を開催。Itanium 2のロードマップやXeonの近況、新たに始めるHPCへの取り組みなどを説明した。

インテル インテル技術本部長 及川芳雄氏

　登壇したインテル技術本部長 及川芳雄氏は、現在同社のコアとなっているCoreマイクロアーキテクチャのポイントに「プロセス技術」「マイクロプロセッサの設計」「製造施設」の3点を挙げた。この点について及川氏は「高性能と低電力という相反する要因を実現するために非常に苦労した結果だ。今後は45nm技術の導入により、より高性能化・低消費電力化を実現させていく」とコメントした。

　特に45nmプロセス技術を採用する「ペンリン（Penryn）」では、業界で初となるHigk-K（高誘電率）ゲート絶縁膜と金属ゲートを採用。従来比2倍のトランジスタの集積度や、約20％のトランジスタスイッチング速度の向上、約30％のトランジスタスイッチング電力の削減を実現したという。この点について、インテルの共同設立者のゴードン・ムーア氏は「1960年後半のMOSトランジスタ開発以来、最も大きな変化だ」と評価したという。

　例えば、PenrynのクアッドコアXeonである「ハーパータウン」は、現行クアッドコアXeon「クローバータウン」と比較して、トランジスタ数が6億8100万個から8億2000万個に増えているのにもかかわらず、ダイサイズが286（143×2）平方mmから214（107×2）平方mmに縮小できた。

　45nmプロセス製品は、同社の製造工場である「D1D オレゴン」や「Fab 32 アリゾナ」の2007年後半を皮切りに、イスラエルやニューメキシコなど4工場で製造を開始。2008年第3四半期には、45nmプロセス製品の出荷台数が65nmプロセス製品の出荷台数を上回ると予測。及川氏は、「2008年は45nmプロセス製品の普及の年と位置付けている」とコメントした。

　今後エンタープライズ向け製品では、第2世代のvProプロセッサテクノロジである「Weybridge（ウェイブリッジ）プラットフォーム」、MP向けクアッドコアプラットフォーム「Caneland（ケインランド）」、新しいItanium 2である「Montvale（モントベール）」などを2007年後半に発表していく。

　続いてItanium 2のロードマップでは、現在の90nmプロセスデュアルコアのMontecito（モンテシート）から、2007年後半には65nmプロセスデュアルコアのモントベールに移行。さらに、ハイパースレッディングやバーチャライゼーションテクノロジに対応した65nmクアッドコアの「Tukwila（タクウィラ）」を導入するとした。タクウィラからは、Xeonとチップセットを共通化する。

　タクウィラでは、メインフレームレベルの信頼性を実現するためにインターコネクトに新技術を投入。従来のECCがDRAMの1素子のエラーにしか対応できないのに対し、2つの素子のエラーが同時に発生しても修復ができる「DDDC（Double Device Data Correction）」技術を搭載する。タクウィラのさらに先には、新しい超並列アーキテクチャを導入し、45nmプロセスを飛ばして32nmプロセスを採用する「Poulson（ポールソン）」を予定しているとした。

　そのほか、HPC（ハイパフォーマンス・コンピューティング）向けの取り組み「インテル クラスターレディ」プログラムを発表。HPC分野では1000〜2000台規模のコンピュータを接続することが多いが、従来これを構築するためには相互接続性の確認やハードウェアスペックの確認などの準備が非常に大変だったという。そこでインテルでは、HPCハードウェアとアプリケーションの相互運用性を向上させるために、ハードウェアのスペックを公表したり、アプリケーションとハードウェアの相互運用性をチェックするソフトウェアなどを提供する。

　また、これらを結ぶ新しいケーブル「インテル コネクツ・ケーブルズ」を発表。このケーブルは、従来のインフィニバンドの銅のラインを光ケーブルに変換し、高効率性やメンテナンスの簡便化を図る。

（＠IT　大津心）

情報をお寄せください：

＠ITメールマガジン　新着情報やスタッフのコラムがメールで届きます（無料）